광효율 100% 도달한 新구조 양자 광소재 개발 - 용액 상에서 100%, 고집적 필름 상에서 60%의 발광효율 지니는 양자 광소재 개발 - 내부결함을 최소화시킨 격자결맞춤구조 고안, 구형양자우물구조의 新구조 소재 퀀텀닷(양자점, Quantum Dot)은 수 나노미터 크기의 구형 반도체 나노입자로, 크기 조절을 통해 발광 빛의 파장을 조절할 수 있을 뿐만 아니라 우수한 색순도 및 높은 발광효율로 차세대 디스플레이와 조명 소재로 각광받고 있다. 국내 대기업에서 퀀텀닷을 일부 활용한 TV를 출시한 이후, 국내외 학계 및 산업계의 관심이 고조되고 있다. 최근 국내 연구진이 기존 양자점의 결함을 줄여 100%에 가까운 발광효율을 지니는 새로운 구조의 양자 광소재 개발에 성공했다. 한국과학기술연구원(KIST, 원장 이병권) 광전하이브리드연구센터 배완기 박사팀은 ‘구형양자우물구조(Spherical Quantum Well, SQW)’이라 불리는 新구조의 양자 광소재를 개발하여, 용액 상에서 100%, 고집적 필름 상에서도 60%에 이르는 발광효율을 지니면서 200℃ 이상의 온도조건에서 안정적으로 작동하는 새로운 양자 광소재를 개발했다. 기존의 양자점 소재는 원자 단위의 내부 결함 혹은 표면 결함으로 인하여 광효율 및 안정성이 저하되는 문제를 지니고 있었다. 이러한 문제를 해결하기 위하여 양자점 발광층의 표면에 화학적으로 안정한 반도체 껍질층을 형성한 ‘핵/껍질 형태의 이종구조(Heterostructure)체’를 형성하여 표면 결함을 최소화하는 연구가 진행되어 왔다. 하지만 일반적인 핵/껍질 형태의 이종구조에서 껍질층의 두께가 증가하게 되면 핵과 껍질사이의 격자 비일치에 따른 내부 결함(Internal Defect)이 발생하고, 그에 따라 급격한 광효율 저하현상을 동반하여 실제 디스플레이 및 바이오 센서에 적용되지 못한다는 한계를 지니고 있었다. KIST 배완기 박사팀은 기존 핵/껍질 구조가 지니는 한계를 극복하기 위하여, 씨앗/양자우물층/껍질로 이루어진 ‘구형양자우물구조 광소재’를 고안하였다. 이러한 신규 양자 광소재는 껍질층과 동일한 물질로 이루어진 씨앗(Seed) 결정 위에 구형양자우물구조 발광층을 적층하고 이를 다시 씨앗과 동일한 결정을 지니는 껍질로 둘러쌓은 형태(* 그림 1 참조)로써, 이종접합층간의 격자결맞춤(Coherently Strained Lattices)이 유도되어 껍질층의 두께가 증가하여도 내부 결함이 생성되지 않게 된다. 따라서 새롭게 개발된 구형양자우물구조 광소재는 기존 핵/껍질 구조의 양자점으로 구현할 수 없었던 높은 광효율과 광안정성을 모두 지니게 된다. 연구진은 개발된 구형양자우물구조 광소재가 용액 상에서 100%에 가까운 발광효율을 보일 뿐만 아니라, 기존 양자점(핵/껍질)의 문제점이었던 깜빡임(Blinking)을 거의 지니지 않음을 확인했다. 이는 격자결맞춤구조로 인해 두꺼운 껍질 형성 과정에서도 표면 결함 및 내부 결함 발생이 억제되어 나타났다는 것을 규명하였다. 연구진은 실험을 통해 양자껍질구조의 씨앗 크기, 발광층 및 껍질 두께 조절을 통해 발광파장을 조절할 수 있음을 보였다. 뿐만 아니라, 두꺼운 껍질을 갖는 양자우물구조 광소재는 고농도의 용액상 혹은 필름 상에서도 기존의 핵/껍질 구조 양자점에 비해 압도적인 발광 특성을 지닌다. KIST 배완기 박사는 “이번에 개발된 광소재는 기존 양자점 구조(핵/껍질)에서 구현하기 힘들었던 우수한 발광효율을 지니며, 또한 열과 빛, 산소 등의 외부 요인들로부터 매우 안정하기 때문에, 차세대 디스플레이 및 바이오 센서 등에 폭넓게 활용될 것으로 기대한다.”고 밝혔다. 현재 연구진은 개발된 광소재를 이용한 친환경 양자 광소재 및 차세대 디스플레이 개발 연구에 박차를 가하고 있다. 본 연구는 KAIST 이도창 교수, 고려대학교 조진한 교수, 서울대학교 차국헌 교수 및 미국 Los Alamos National Laboratory의 Victor Klimov 박사 팀과 공동으로 수행되었고, KIST 기관고유 연구사업과 산업통상자원부(장관 주형환) 한국디스플레이연구조합 및 한국산업기술평가관리원 산업핵심기술개발사업, 한국연구재단 나노원천기술개발사업의 지원을 받아 수행되었으며, 연구 결과는 미국 화학회 저널인 ‘ACS Nano’(IF:13.334)에 게재(10월 25일)되었다. <그림설명> <그림 1> 구형양자우물구조 광소재의 광특성 a. 구형양자우물구조 광소재의 모식도 (r: 씨앗층의 반지름, l: 양자우물층의 두께, h: 껍질층의 두께), b. 실제 대량합성된 광소재의 실물사진, c. 구형양자우물구조 광소재 내부의 에너지 준위, d. 구형양자우물구조 광소재와 기존 핵/껍질 구조 양자점의 셀두께에 따른 발광효율 변화그래프 <그림 2> 구형양자우물구조 광소재의 껍질 두께 증가에 따른 깜빡임 현상 감소결과 구형양자우물구조 광소재의 바깥 껍질 두께가 증가할수록 깜빡임 현상이 획기적으로 감소한다. <그림 3> 구형양자우물구조 광소재의 고온 안정성 평가 200℃의 고온에서도 1시간 반 이상 노출시켜도 두꺼운 껍질을 갖는 구형양자우물구조 광소재의 양자효율이 유지되는 것을 확인할 수 있다.

광효율 100% 도달한 新구조 양자 광소재 개발 - 용액 상에서 100%, 고집적 필름 상에서 60%의 발광효율 지니는 양자 광소재 개발 - 내부결함을 최소화시킨 격자결맞춤구조 고안, 구형양자우물구조의 新구조 소재 퀀텀닷(양자점, Quantum Dot)은 수 나노미터 크기의 구형 반도체 나노입자로, 크기 조절을 통해 발광 빛의 파장을 조절할 수 있을 뿐만 아니라 우수한 색순도 및 높은 발광효율로 차세대 디스플레이와 조명 소재로 각광받고 있다. 국내 대기업에서 퀀텀닷을 일부 활용한 TV를 출시한 이후, 국내외 학계 및 산업계의 관심이 고조되고 있다. 최근 국내 연구진이 기존 양자점의 결함을 줄여 100%에 가까운 발광효율을 지니는 새로운 구조의 양자 광소재 개발에 성공했다. 한국과학기술연구원(KIST, 원장 이병권) 광전하이브리드연구센터 배완기 박사팀은 ‘구형양자우물구조(Spherical Quantum Well, SQW)’이라 불리는 新구조의 양자 광소재를 개발하여, 용액 상에서 100%, 고집적 필름 상에서도 60%에 이르는 발광효율을 지니면서 200℃ 이상의 온도조건에서 안정적으로 작동하는 새로운 양자 광소재를 개발했다. 기존의 양자점 소재는 원자 단위의 내부 결함 혹은 표면 결함으로 인하여 광효율 및 안정성이 저하되는 문제를 지니고 있었다. 이러한 문제를 해결하기 위하여 양자점 발광층의 표면에 화학적으로 안정한 반도체 껍질층을 형성한 ‘핵/껍질 형태의 이종구조(Heterostructure)체’를 형성하여 표면 결함을 최소화하는 연구가 진행되어 왔다. 하지만 일반적인 핵/껍질 형태의 이종구조에서 껍질층의 두께가 증가하게 되면 핵과 껍질사이의 격자 비일치에 따른 내부 결함(Internal Defect)이 발생하고, 그에 따라 급격한 광효율 저하현상을 동반하여 실제 디스플레이 및 바이오 센서에 적용되지 못한다는 한계를 지니고 있었다. KIST 배완기 박사팀은 기존 핵/껍질 구조가 지니는 한계를 극복하기 위하여, 씨앗/양자우물층/껍질로 이루어진 ‘구형양자우물구조 광소재’를 고안하였다. 이러한 신규 양자 광소재는 껍질층과 동일한 물질로 이루어진 씨앗(Seed) 결정 위에 구형양자우물구조 발광층을 적층하고 이를 다시 씨앗과 동일한 결정을 지니는 껍질로 둘러쌓은 형태(* 그림 1 참조)로써, 이종접합층간의 격자결맞춤(Coherently Strained Lattices)이 유도되어 껍질층의 두께가 증가하여도 내부 결함이 생성되지 않게 된다. 따라서 새롭게 개발된 구형양자우물구조 광소재는 기존 핵/껍질 구조의 양자점으로 구현할 수 없었던 높은 광효율과 광안정성을 모두 지니게 된다. 연구진은 개발된 구형양자우물구조 광소재가 용액 상에서 100%에 가까운 발광효율을 보일 뿐만 아니라, 기존 양자점(핵/껍질)의 문제점이었던 깜빡임(Blinking)을 거의 지니지 않음을 확인했다. 이는 격자결맞춤구조로 인해 두꺼운 껍질 형성 과정에서도 표면 결함 및 내부 결함 발생이 억제되어 나타났다는 것을 규명하였다. 연구진은 실험을 통해 양자껍질구조의 씨앗 크기, 발광층 및 껍질 두께 조절을 통해 발광파장을 조절할 수 있음을 보였다. 뿐만 아니라, 두꺼운 껍질을 갖는 양자우물구조 광소재는 고농도의 용액상 혹은 필름 상에서도 기존의 핵/껍질 구조 양자점에 비해 압도적인 발광 특성을 지닌다. KIST 배완기 박사는 “이번에 개발된 광소재는 기존 양자점 구조(핵/껍질)에서 구현하기 힘들었던 우수한 발광효율을 지니며, 또한 열과 빛, 산소 등의 외부 요인들로부터 매우 안정하기 때문에, 차세대 디스플레이 및 바이오 센서 등에 폭넓게 활용될 것으로 기대한다.”고 밝혔다. 현재 연구진은 개발된 광소재를 이용한 친환경 양자 광소재 및 차세대 디스플레이 개발 연구에 박차를 가하고 있다. 본 연구는 KAIST 이도창 교수, 고려대학교 조진한 교수, 서울대학교 차국헌 교수 및 미국 Los Alamos National Laboratory의 Victor Klimov 박사 팀과 공동으로 수행되었고, KIST 기관고유 연구사업과 산업통상자원부(장관 주형환) 한국디스플레이연구조합 및 한국산업기술평가관리원 산업핵심기술개발사업, 한국연구재단 나노원천기술개발사업의 지원을 받아 수행되었으며, 연구 결과는 미국 화학회 저널인 ‘ACS Nano’(IF:13.334)에 게재(10월 25일)되었다. <그림설명> <그림 1> 구형양자우물구조 광소재의 광특성 a. 구형양자우물구조 광소재의 모식도 (r: 씨앗층의 반지름, l: 양자우물층의 두께, h: 껍질층의 두께), b. 실제 대량합성된 광소재의 실물사진, c. 구형양자우물구조 광소재 내부의 에너지 준위, d. 구형양자우물구조 광소재와 기존 핵/껍질 구조 양자점의 셀두께에 따른 발광효율 변화그래프 <그림 2> 구형양자우물구조 광소재의 껍질 두께 증가에 따른 깜빡임 현상 감소결과 구형양자우물구조 광소재의 바깥 껍질 두께가 증가할수록 깜빡임 현상이 획기적으로 감소한다. <그림 3> 구형양자우물구조 광소재의 고온 안정성 평가 200℃의 고온에서도 1시간 반 이상 노출시켜도 두꺼운 껍질을 갖는 구형양자우물구조 광소재의 양자효율이 유지되는 것을 확인할 수 있다.

광효율 100% 도달한 新구조 양자 광소재 개발 - 용액 상에서 100%, 고집적 필름 상에서 60%의 발광효율 지니는 양자 광소재 개발 - 내부결함을 최소화시킨 격자결맞춤구조 고안, 구형양자우물구조의 新구조 소재 퀀텀닷(양자점, Quantum Dot)은 수 나노미터 크기의 구형 반도체 나노입자로, 크기 조절을 통해 발광 빛의 파장을 조절할 수 있을 뿐만 아니라 우수한 색순도 및 높은 발광효율로 차세대 디스플레이와 조명 소재로 각광받고 있다. 국내 대기업에서 퀀텀닷을 일부 활용한 TV를 출시한 이후, 국내외 학계 및 산업계의 관심이 고조되고 있다. 최근 국내 연구진이 기존 양자점의 결함을 줄여 100%에 가까운 발광효율을 지니는 새로운 구조의 양자 광소재 개발에 성공했다. 한국과학기술연구원(KIST, 원장 이병권) 광전하이브리드연구센터 배완기 박사팀은 ‘구형양자우물구조(Spherical Quantum Well, SQW)’이라 불리는 新구조의 양자 광소재를 개발하여, 용액 상에서 100%, 고집적 필름 상에서도 60%에 이르는 발광효율을 지니면서 200℃ 이상의 온도조건에서 안정적으로 작동하는 새로운 양자 광소재를 개발했다. 기존의 양자점 소재는 원자 단위의 내부 결함 혹은 표면 결함으로 인하여 광효율 및 안정성이 저하되는 문제를 지니고 있었다. 이러한 문제를 해결하기 위하여 양자점 발광층의 표면에 화학적으로 안정한 반도체 껍질층을 형성한 ‘핵/껍질 형태의 이종구조(Heterostructure)체’를 형성하여 표면 결함을 최소화하는 연구가 진행되어 왔다. 하지만 일반적인 핵/껍질 형태의 이종구조에서 껍질층의 두께가 증가하게 되면 핵과 껍질사이의 격자 비일치에 따른 내부 결함(Internal Defect)이 발생하고, 그에 따라 급격한 광효율 저하현상을 동반하여 실제 디스플레이 및 바이오 센서에 적용되지 못한다는 한계를 지니고 있었다. KIST 배완기 박사팀은 기존 핵/껍질 구조가 지니는 한계를 극복하기 위하여, 씨앗/양자우물층/껍질로 이루어진 ‘구형양자우물구조 광소재’를 고안하였다. 이러한 신규 양자 광소재는 껍질층과 동일한 물질로 이루어진 씨앗(Seed) 결정 위에 구형양자우물구조 발광층을 적층하고 이를 다시 씨앗과 동일한 결정을 지니는 껍질로 둘러쌓은 형태(* 그림 1 참조)로써, 이종접합층간의 격자결맞춤(Coherently Strained Lattices)이 유도되어 껍질층의 두께가 증가하여도 내부 결함이 생성되지 않게 된다. 따라서 새롭게 개발된 구형양자우물구조 광소재는 기존 핵/껍질 구조의 양자점으로 구현할 수 없었던 높은 광효율과 광안정성을 모두 지니게 된다. 연구진은 개발된 구형양자우물구조 광소재가 용액 상에서 100%에 가까운 발광효율을 보일 뿐만 아니라, 기존 양자점(핵/껍질)의 문제점이었던 깜빡임(Blinking)을 거의 지니지 않음을 확인했다. 이는 격자결맞춤구조로 인해 두꺼운 껍질 형성 과정에서도 표면 결함 및 내부 결함 발생이 억제되어 나타났다는 것을 규명하였다. 연구진은 실험을 통해 양자껍질구조의 씨앗 크기, 발광층 및 껍질 두께 조절을 통해 발광파장을 조절할 수 있음을 보였다. 뿐만 아니라, 두꺼운 껍질을 갖는 양자우물구조 광소재는 고농도의 용액상 혹은 필름 상에서도 기존의 핵/껍질 구조 양자점에 비해 압도적인 발광 특성을 지닌다. KIST 배완기 박사는 “이번에 개발된 광소재는 기존 양자점 구조(핵/껍질)에서 구현하기 힘들었던 우수한 발광효율을 지니며, 또한 열과 빛, 산소 등의 외부 요인들로부터 매우 안정하기 때문에, 차세대 디스플레이 및 바이오 센서 등에 폭넓게 활용될 것으로 기대한다.”고 밝혔다. 현재 연구진은 개발된 광소재를 이용한 친환경 양자 광소재 및 차세대 디스플레이 개발 연구에 박차를 가하고 있다. 본 연구는 KAIST 이도창 교수, 고려대학교 조진한 교수, 서울대학교 차국헌 교수 및 미국 Los Alamos National Laboratory의 Victor Klimov 박사 팀과 공동으로 수행되었고, KIST 기관고유 연구사업과 산업통상자원부(장관 주형환) 한국디스플레이연구조합 및 한국산업기술평가관리원 산업핵심기술개발사업, 한국연구재단 나노원천기술개발사업의 지원을 받아 수행되었으며, 연구 결과는 미국 화학회 저널인 ‘ACS Nano’(IF:13.334)에 게재(10월 25일)되었다. <그림설명> <그림 1> 구형양자우물구조 광소재의 광특성 a. 구형양자우물구조 광소재의 모식도 (r: 씨앗층의 반지름, l: 양자우물층의 두께, h: 껍질층의 두께), b. 실제 대량합성된 광소재의 실물사진, c. 구형양자우물구조 광소재 내부의 에너지 준위, d. 구형양자우물구조 광소재와 기존 핵/껍질 구조 양자점의 셀두께에 따른 발광효율 변화그래프 <그림 2> 구형양자우물구조 광소재의 껍질 두께 증가에 따른 깜빡임 현상 감소결과 구형양자우물구조 광소재의 바깥 껍질 두께가 증가할수록 깜빡임 현상이 획기적으로 감소한다. <그림 3> 구형양자우물구조 광소재의 고온 안정성 평가 200℃의 고온에서도 1시간 반 이상 노출시켜도 두꺼운 껍질을 갖는 구형양자우물구조 광소재의 양자효율이 유지되는 것을 확인할 수 있다.

화합물 반도체소자 3차원 적층 기술로 초저전력 반도체 나온다 - III-V족 화합물 반도체*를 실리콘(Si) 기판위에 적층하는 저비용 공정으로 소자 발열 해결 - 최고 수준의 전하이동도 특성, 초저전력 고성능 III-V족 화합물 반도체 소자 상용화 기대 *III-V족 화합물 반도체 : 주기율표 III족 원소와 V족 원소가 화합물을 이루고 있는 반도체 물질. 가전제품이나 휴대폰 등 기기의 소형화가 진행됨에 따라, 반도체의 크기도 지속적으로 감소해 왔다. 현재 주로 사용되고 있는 실리콘 반도체의 경우, 작은 면적에 더 많은 소자를 넣기 위해 물리적 한계로 여겨지는 10nm 크기 수준으로 작아졌고, 구조도 2차원 평면형에서 3차원 입체형으로 전환되고 있다. 하지만 소자 집적도가 높아짐에 따라 소자간 간섭현상과 발열 문제가 해결해야 할 과제로 남아있다. 한국과학기술연구원(KIST, 원장 이병권) 차세대반도체연구소 김상현, 김형준 박사팀은 국민대학교 김동명 교수연구팀과의 공동연구로 기존의 실리콘 위에 III-V족 화합물 반도체를 3차원으로 적층하는 기술을 개발하여 기존 반도체보다 훨씬 빠르고, 전력 소비가 현저히 적어 발열문제를 해결한 고성능 반도체 소자를 개발했다. KIST 김상현 박사팀은 기존 소자의 발열문제를 해결하기 위해서 전력소비를 낮추는 것에 집중했다. 전자의 이동속도가 빠를수록 전력소비가 낮아지고 전력소비가 낮아질수록 발열량이 낮아지는데, 차세대 반도체로 각광받고 있는 III-V족 화합물 반도체*는 기존의 실리콘 반도체보다 높은 전자 이동도를 보이며, 소비전력도 적어 고성능 핵심소재로 인식되고 있다. 하지만 제조공정이 비싼 단점이 있어 군사, 통신 등 특수분야에 한정적으로 이용되고 있는 실정이었다. 미국, 일본 등 선진연구수준과는 달리 우리나라의 경우 실리콘 반도체에 집중하여 상대적으로 III-V족 화합물 반도체에 대한 연구가 취약한 실정이었다. 연구진이 개발한 기술은 실리콘 기판 위 전자가 이동하는 반도체 채널 부분에 III-V족 화합물 반도체인 인듐갈륨비소(InGaAs)를 얇고 균일하게 형성하여 효과적이고 저비용의 III-V족 화합물 반도체 소자를 제작할 수 있는 공정으로, 산업계에서 응용가능성이 매우 높을 것으로 기대되고 있다. 우선 비용적인 측면에서는 웨이퍼 본딩(Wafer Bonding)*이라는 공정을 통해서 필요한 부분에만 인듐갈륨비소(InGaAs)를 실리콘 위에 접착하여 사용하고 비교적 간단한 공정인 ELO(Epitaxial Lift Off)*공정을 통해 떼어낸 III-V족 화합물 모재 기판(InP)을 재사용함으로서 획기적으로 원가를 절감할 수 있게 되었다. 시간적 측면에서도 기존의 ELO(Epitaxial Lift Off)공정 시 발생하는 수소 거품과 소수성 표면 문제를 웨이퍼 접착(Bonding)시 소자의 패터닝과 모재 기판(InP)의 친수성 표면을 이용하여 해결함으로써 공정시간을 기존대비 수십 배 이상 단축시키는데 성공하였다. *웨이퍼 본딩(Wafer Bonding) : 접착제등을 사용하지 않고 서로 다른 기판을 접합하는 기술 *ELO(Epitaxial Lift Off) : 가운데 희생층을 두고, 목적하는 재료를 성장 후에 재료를 박리하는 방법 이 기술은 재료 및 공정 원가가 상용화의 걸림돌이었던 III-V족 화합물 반도체의 제조 공정을 쉬운 공정방법으로 변경함으로써 원가 절감 및 공정 고속화를 가능하게 하였을 뿐만 아니라 세계 최고 수준의 전자 이동도 특성까지 보여주어 초저전력으로 발열문제를 해결한 고성능 화합물 반도체 소자 상용화를 앞당겼다고 볼 수 있다. 김상현 박사는 “본 연구를 통하여 단순히 실리콘상에서 III-V족 화합물 반도체를 형성하는 데에 그치는 것이 아니라 3차원으로 여러 층을 적층하여 집적도가 향상된 다기능 소자를 실현하는 것이 기대된다.”고 밝혔다. 본 연구는 한국과학기술연구원 플래그쉽 연구사업, 산업통상자원부 미래반도체소자 원천기술개발사업, 미래창조과학부 중견연구자 지원사업으로 수행되었으며, 연구결과는 국제학회인 ‘IEEE International Electron Devices Meeting (IEDM)*’에서 12월 7일에 발표되었다. * IEDM 학회는 세계 3대 반도체 학회로 전자소자 분야 최고 권위 학회로 인정받고 있다. 특히 반도체 분야의 올림픽이라는 별칭을 가지고 있으며 각국의 산업계, 연구소, 대학 등에서 관련된 최신 기술을 발표하고 있다. <그림설명> 그림 1. 실리콘 상 III-V족 화합물 반도체 층 제조 공정 모식도 (공정 고속화 및 모재 기판 재사용) 그림 2. 실리콘 상 III-V족 화합물 반도체 (InGaAs)의 단면 전자현미경사진 및 이로 제작된 소자의 이동도 결과

화합물 반도체소자 3차원 적층 기술로 초저전력 반도체 나온다 - III-V족 화합물 반도체*를 실리콘(Si) 기판위에 적층하는 저비용 공정으로 소자 발열 해결 - 최고 수준의 전하이동도 특성, 초저전력 고성능 III-V족 화합물 반도체 소자 상용화 기대 *III-V족 화합물 반도체 : 주기율표 III족 원소와 V족 원소가 화합물을 이루고 있는 반도체 물질. 가전제품이나 휴대폰 등 기기의 소형화가 진행됨에 따라, 반도체의 크기도 지속적으로 감소해 왔다. 현재 주로 사용되고 있는 실리콘 반도체의 경우, 작은 면적에 더 많은 소자를 넣기 위해 물리적 한계로 여겨지는 10nm 크기 수준으로 작아졌고, 구조도 2차원 평면형에서 3차원 입체형으로 전환되고 있다. 하지만 소자 집적도가 높아짐에 따라 소자간 간섭현상과 발열 문제가 해결해야 할 과제로 남아있다. 한국과학기술연구원(KIST, 원장 이병권) 차세대반도체연구소 김상현, 김형준 박사팀은 국민대학교 김동명 교수연구팀과의 공동연구로 기존의 실리콘 위에 III-V족 화합물 반도체를 3차원으로 적층하는 기술을 개발하여 기존 반도체보다 훨씬 빠르고, 전력 소비가 현저히 적어 발열문제를 해결한 고성능 반도체 소자를 개발했다. KIST 김상현 박사팀은 기존 소자의 발열문제를 해결하기 위해서 전력소비를 낮추는 것에 집중했다. 전자의 이동속도가 빠를수록 전력소비가 낮아지고 전력소비가 낮아질수록 발열량이 낮아지는데, 차세대 반도체로 각광받고 있는 III-V족 화합물 반도체*는 기존의 실리콘 반도체보다 높은 전자 이동도를 보이며, 소비전력도 적어 고성능 핵심소재로 인식되고 있다. 하지만 제조공정이 비싼 단점이 있어 군사, 통신 등 특수분야에 한정적으로 이용되고 있는 실정이었다. 미국, 일본 등 선진연구수준과는 달리 우리나라의 경우 실리콘 반도체에 집중하여 상대적으로 III-V족 화합물 반도체에 대한 연구가 취약한 실정이었다. 연구진이 개발한 기술은 실리콘 기판 위 전자가 이동하는 반도체 채널 부분에 III-V족 화합물 반도체인 인듐갈륨비소(InGaAs)를 얇고 균일하게 형성하여 효과적이고 저비용의 III-V족 화합물 반도체 소자를 제작할 수 있는 공정으로, 산업계에서 응용가능성이 매우 높을 것으로 기대되고 있다. 우선 비용적인 측면에서는 웨이퍼 본딩(Wafer Bonding)*이라는 공정을 통해서 필요한 부분에만 인듐갈륨비소(InGaAs)를 실리콘 위에 접착하여 사용하고 비교적 간단한 공정인 ELO(Epitaxial Lift Off)*공정을 통해 떼어낸 III-V족 화합물 모재 기판(InP)을 재사용함으로서 획기적으로 원가를 절감할 수 있게 되었다. 시간적 측면에서도 기존의 ELO(Epitaxial Lift Off)공정 시 발생하는 수소 거품과 소수성 표면 문제를 웨이퍼 접착(Bonding)시 소자의 패터닝과 모재 기판(InP)의 친수성 표면을 이용하여 해결함으로써 공정시간을 기존대비 수십 배 이상 단축시키는데 성공하였다. *웨이퍼 본딩(Wafer Bonding) : 접착제등을 사용하지 않고 서로 다른 기판을 접합하는 기술 *ELO(Epitaxial Lift Off) : 가운데 희생층을 두고, 목적하는 재료를 성장 후에 재료를 박리하는 방법 이 기술은 재료 및 공정 원가가 상용화의 걸림돌이었던 III-V족 화합물 반도체의 제조 공정을 쉬운 공정방법으로 변경함으로써 원가 절감 및 공정 고속화를 가능하게 하였을 뿐만 아니라 세계 최고 수준의 전자 이동도 특성까지 보여주어 초저전력으로 발열문제를 해결한 고성능 화합물 반도체 소자 상용화를 앞당겼다고 볼 수 있다. 김상현 박사는 “본 연구를 통하여 단순히 실리콘상에서 III-V족 화합물 반도체를 형성하는 데에 그치는 것이 아니라 3차원으로 여러 층을 적층하여 집적도가 향상된 다기능 소자를 실현하는 것이 기대된다.”고 밝혔다. 본 연구는 한국과학기술연구원 플래그쉽 연구사업, 산업통상자원부 미래반도체소자 원천기술개발사업, 미래창조과학부 중견연구자 지원사업으로 수행되었으며, 연구결과는 국제학회인 ‘IEEE International Electron Devices Meeting (IEDM)*’에서 12월 7일에 발표되었다. * IEDM 학회는 세계 3대 반도체 학회로 전자소자 분야 최고 권위 학회로 인정받고 있다. 특히 반도체 분야의 올림픽이라는 별칭을 가지고 있으며 각국의 산업계, 연구소, 대학 등에서 관련된 최신 기술을 발표하고 있다. <그림설명> 그림 1. 실리콘 상 III-V족 화합물 반도체 층 제조 공정 모식도 (공정 고속화 및 모재 기판 재사용) 그림 2. 실리콘 상 III-V족 화합물 반도체 (InGaAs)의 단면 전자현미경사진 및 이로 제작된 소자의 이동도 결과

화합물 반도체소자 3차원 적층 기술로 초저전력 반도체 나온다 - III-V족 화합물 반도체*를 실리콘(Si) 기판위에 적층하는 저비용 공정으로 소자 발열 해결 - 최고 수준의 전하이동도 특성, 초저전력 고성능 III-V족 화합물 반도체 소자 상용화 기대 *III-V족 화합물 반도체 : 주기율표 III족 원소와 V족 원소가 화합물을 이루고 있는 반도체 물질. 가전제품이나 휴대폰 등 기기의 소형화가 진행됨에 따라, 반도체의 크기도 지속적으로 감소해 왔다. 현재 주로 사용되고 있는 실리콘 반도체의 경우, 작은 면적에 더 많은 소자를 넣기 위해 물리적 한계로 여겨지는 10nm 크기 수준으로 작아졌고, 구조도 2차원 평면형에서 3차원 입체형으로 전환되고 있다. 하지만 소자 집적도가 높아짐에 따라 소자간 간섭현상과 발열 문제가 해결해야 할 과제로 남아있다. 한국과학기술연구원(KIST, 원장 이병권) 차세대반도체연구소 김상현, 김형준 박사팀은 국민대학교 김동명 교수연구팀과의 공동연구로 기존의 실리콘 위에 III-V족 화합물 반도체를 3차원으로 적층하는 기술을 개발하여 기존 반도체보다 훨씬 빠르고, 전력 소비가 현저히 적어 발열문제를 해결한 고성능 반도체 소자를 개발했다. KIST 김상현 박사팀은 기존 소자의 발열문제를 해결하기 위해서 전력소비를 낮추는 것에 집중했다. 전자의 이동속도가 빠를수록 전력소비가 낮아지고 전력소비가 낮아질수록 발열량이 낮아지는데, 차세대 반도체로 각광받고 있는 III-V족 화합물 반도체*는 기존의 실리콘 반도체보다 높은 전자 이동도를 보이며, 소비전력도 적어 고성능 핵심소재로 인식되고 있다. 하지만 제조공정이 비싼 단점이 있어 군사, 통신 등 특수분야에 한정적으로 이용되고 있는 실정이었다. 미국, 일본 등 선진연구수준과는 달리 우리나라의 경우 실리콘 반도체에 집중하여 상대적으로 III-V족 화합물 반도체에 대한 연구가 취약한 실정이었다. 연구진이 개발한 기술은 실리콘 기판 위 전자가 이동하는 반도체 채널 부분에 III-V족 화합물 반도체인 인듐갈륨비소(InGaAs)를 얇고 균일하게 형성하여 효과적이고 저비용의 III-V족 화합물 반도체 소자를 제작할 수 있는 공정으로, 산업계에서 응용가능성이 매우 높을 것으로 기대되고 있다. 우선 비용적인 측면에서는 웨이퍼 본딩(Wafer Bonding)*이라는 공정을 통해서 필요한 부분에만 인듐갈륨비소(InGaAs)를 실리콘 위에 접착하여 사용하고 비교적 간단한 공정인 ELO(Epitaxial Lift Off)*공정을 통해 떼어낸 III-V족 화합물 모재 기판(InP)을 재사용함으로서 획기적으로 원가를 절감할 수 있게 되었다. 시간적 측면에서도 기존의 ELO(Epitaxial Lift Off)공정 시 발생하는 수소 거품과 소수성 표면 문제를 웨이퍼 접착(Bonding)시 소자의 패터닝과 모재 기판(InP)의 친수성 표면을 이용하여 해결함으로써 공정시간을 기존대비 수십 배 이상 단축시키는데 성공하였다. *웨이퍼 본딩(Wafer Bonding) : 접착제등을 사용하지 않고 서로 다른 기판을 접합하는 기술 *ELO(Epitaxial Lift Off) : 가운데 희생층을 두고, 목적하는 재료를 성장 후에 재료를 박리하는 방법 이 기술은 재료 및 공정 원가가 상용화의 걸림돌이었던 III-V족 화합물 반도체의 제조 공정을 쉬운 공정방법으로 변경함으로써 원가 절감 및 공정 고속화를 가능하게 하였을 뿐만 아니라 세계 최고 수준의 전자 이동도 특성까지 보여주어 초저전력으로 발열문제를 해결한 고성능 화합물 반도체 소자 상용화를 앞당겼다고 볼 수 있다. 김상현 박사는 “본 연구를 통하여 단순히 실리콘상에서 III-V족 화합물 반도체를 형성하는 데에 그치는 것이 아니라 3차원으로 여러 층을 적층하여 집적도가 향상된 다기능 소자를 실현하는 것이 기대된다.”고 밝혔다. 본 연구는 한국과학기술연구원 플래그쉽 연구사업, 산업통상자원부 미래반도체소자 원천기술개발사업, 미래창조과학부 중견연구자 지원사업으로 수행되었으며, 연구결과는 국제학회인 ‘IEEE International Electron Devices Meeting (IEDM)*’에서 12월 7일에 발표되었다. * IEDM 학회는 세계 3대 반도체 학회로 전자소자 분야 최고 권위 학회로 인정받고 있다. 특히 반도체 분야의 올림픽이라는 별칭을 가지고 있으며 각국의 산업계, 연구소, 대학 등에서 관련된 최신 기술을 발표하고 있다. <그림설명> 그림 1. 실리콘 상 III-V족 화합물 반도체 층 제조 공정 모식도 (공정 고속화 및 모재 기판 재사용) 그림 2. 실리콘 상 III-V족 화합물 반도체 (InGaAs)의 단면 전자현미경사진 및 이로 제작된 소자의 이동도 결과

화합물 반도체소자 3차원 적층 기술로 초저전력 반도체 나온다 - III-V족 화합물 반도체*를 실리콘(Si) 기판위에 적층하는 저비용 공정으로 소자 발열 해결 - 최고 수준의 전하이동도 특성, 초저전력 고성능 III-V족 화합물 반도체 소자 상용화 기대 *III-V족 화합물 반도체 : 주기율표 III족 원소와 V족 원소가 화합물을 이루고 있는 반도체 물질. 가전제품이나 휴대폰 등 기기의 소형화가 진행됨에 따라, 반도체의 크기도 지속적으로 감소해 왔다. 현재 주로 사용되고 있는 실리콘 반도체의 경우, 작은 면적에 더 많은 소자를 넣기 위해 물리적 한계로 여겨지는 10nm 크기 수준으로 작아졌고, 구조도 2차원 평면형에서 3차원 입체형으로 전환되고 있다. 하지만 소자 집적도가 높아짐에 따라 소자간 간섭현상과 발열 문제가 해결해야 할 과제로 남아있다. 한국과학기술연구원(KIST, 원장 이병권) 차세대반도체연구소 김상현, 김형준 박사팀은 국민대학교 김동명 교수연구팀과의 공동연구로 기존의 실리콘 위에 III-V족 화합물 반도체를 3차원으로 적층하는 기술을 개발하여 기존 반도체보다 훨씬 빠르고, 전력 소비가 현저히 적어 발열문제를 해결한 고성능 반도체 소자를 개발했다. KIST 김상현 박사팀은 기존 소자의 발열문제를 해결하기 위해서 전력소비를 낮추는 것에 집중했다. 전자의 이동속도가 빠를수록 전력소비가 낮아지고 전력소비가 낮아질수록 발열량이 낮아지는데, 차세대 반도체로 각광받고 있는 III-V족 화합물 반도체*는 기존의 실리콘 반도체보다 높은 전자 이동도를 보이며, 소비전력도 적어 고성능 핵심소재로 인식되고 있다. 하지만 제조공정이 비싼 단점이 있어 군사, 통신 등 특수분야에 한정적으로 이용되고 있는 실정이었다. 미국, 일본 등 선진연구수준과는 달리 우리나라의 경우 실리콘 반도체에 집중하여 상대적으로 III-V족 화합물 반도체에 대한 연구가 취약한 실정이었다. 연구진이 개발한 기술은 실리콘 기판 위 전자가 이동하는 반도체 채널 부분에 III-V족 화합물 반도체인 인듐갈륨비소(InGaAs)를 얇고 균일하게 형성하여 효과적이고 저비용의 III-V족 화합물 반도체 소자를 제작할 수 있는 공정으로, 산업계에서 응용가능성이 매우 높을 것으로 기대되고 있다. 우선 비용적인 측면에서는 웨이퍼 본딩(Wafer Bonding)*이라는 공정을 통해서 필요한 부분에만 인듐갈륨비소(InGaAs)를 실리콘 위에 접착하여 사용하고 비교적 간단한 공정인 ELO(Epitaxial Lift Off)*공정을 통해 떼어낸 III-V족 화합물 모재 기판(InP)을 재사용함으로서 획기적으로 원가를 절감할 수 있게 되었다. 시간적 측면에서도 기존의 ELO(Epitaxial Lift Off)공정 시 발생하는 수소 거품과 소수성 표면 문제를 웨이퍼 접착(Bonding)시 소자의 패터닝과 모재 기판(InP)의 친수성 표면을 이용하여 해결함으로써 공정시간을 기존대비 수십 배 이상 단축시키는데 성공하였다. *웨이퍼 본딩(Wafer Bonding) : 접착제등을 사용하지 않고 서로 다른 기판을 접합하는 기술 *ELO(Epitaxial Lift Off) : 가운데 희생층을 두고, 목적하는 재료를 성장 후에 재료를 박리하는 방법 이 기술은 재료 및 공정 원가가 상용화의 걸림돌이었던 III-V족 화합물 반도체의 제조 공정을 쉬운 공정방법으로 변경함으로써 원가 절감 및 공정 고속화를 가능하게 하였을 뿐만 아니라 세계 최고 수준의 전자 이동도 특성까지 보여주어 초저전력으로 발열문제를 해결한 고성능 화합물 반도체 소자 상용화를 앞당겼다고 볼 수 있다. 김상현 박사는 “본 연구를 통하여 단순히 실리콘상에서 III-V족 화합물 반도체를 형성하는 데에 그치는 것이 아니라 3차원으로 여러 층을 적층하여 집적도가 향상된 다기능 소자를 실현하는 것이 기대된다.”고 밝혔다. 본 연구는 한국과학기술연구원 플래그쉽 연구사업, 산업통상자원부 미래반도체소자 원천기술개발사업, 미래창조과학부 중견연구자 지원사업으로 수행되었으며, 연구결과는 국제학회인 ‘IEEE International Electron Devices Meeting (IEDM)*’에서 12월 7일에 발표되었다. * IEDM 학회는 세계 3대 반도체 학회로 전자소자 분야 최고 권위 학회로 인정받고 있다. 특히 반도체 분야의 올림픽이라는 별칭을 가지고 있으며 각국의 산업계, 연구소, 대학 등에서 관련된 최신 기술을 발표하고 있다. <그림설명> 그림 1. 실리콘 상 III-V족 화합물 반도체 층 제조 공정 모식도 (공정 고속화 및 모재 기판 재사용) 그림 2. 실리콘 상 III-V족 화합물 반도체 (InGaAs)의 단면 전자현미경사진 및 이로 제작된 소자의 이동도 결과

화합물 반도체소자 3차원 적층 기술로 초저전력 반도체 나온다 - III-V족 화합물 반도체*를 실리콘(Si) 기판위에 적층하는 저비용 공정으로 소자 발열 해결 - 최고 수준의 전하이동도 특성, 초저전력 고성능 III-V족 화합물 반도체 소자 상용화 기대 *III-V족 화합물 반도체 : 주기율표 III족 원소와 V족 원소가 화합물을 이루고 있는 반도체 물질. 가전제품이나 휴대폰 등 기기의 소형화가 진행됨에 따라, 반도체의 크기도 지속적으로 감소해 왔다. 현재 주로 사용되고 있는 실리콘 반도체의 경우, 작은 면적에 더 많은 소자를 넣기 위해 물리적 한계로 여겨지는 10nm 크기 수준으로 작아졌고, 구조도 2차원 평면형에서 3차원 입체형으로 전환되고 있다. 하지만 소자 집적도가 높아짐에 따라 소자간 간섭현상과 발열 문제가 해결해야 할 과제로 남아있다. 한국과학기술연구원(KIST, 원장 이병권) 차세대반도체연구소 김상현, 김형준 박사팀은 국민대학교 김동명 교수연구팀과의 공동연구로 기존의 실리콘 위에 III-V족 화합물 반도체를 3차원으로 적층하는 기술을 개발하여 기존 반도체보다 훨씬 빠르고, 전력 소비가 현저히 적어 발열문제를 해결한 고성능 반도체 소자를 개발했다. KIST 김상현 박사팀은 기존 소자의 발열문제를 해결하기 위해서 전력소비를 낮추는 것에 집중했다. 전자의 이동속도가 빠를수록 전력소비가 낮아지고 전력소비가 낮아질수록 발열량이 낮아지는데, 차세대 반도체로 각광받고 있는 III-V족 화합물 반도체*는 기존의 실리콘 반도체보다 높은 전자 이동도를 보이며, 소비전력도 적어 고성능 핵심소재로 인식되고 있다. 하지만 제조공정이 비싼 단점이 있어 군사, 통신 등 특수분야에 한정적으로 이용되고 있는 실정이었다. 미국, 일본 등 선진연구수준과는 달리 우리나라의 경우 실리콘 반도체에 집중하여 상대적으로 III-V족 화합물 반도체에 대한 연구가 취약한 실정이었다. 연구진이 개발한 기술은 실리콘 기판 위 전자가 이동하는 반도체 채널 부분에 III-V족 화합물 반도체인 인듐갈륨비소(InGaAs)를 얇고 균일하게 형성하여 효과적이고 저비용의 III-V족 화합물 반도체 소자를 제작할 수 있는 공정으로, 산업계에서 응용가능성이 매우 높을 것으로 기대되고 있다. 우선 비용적인 측면에서는 웨이퍼 본딩(Wafer Bonding)*이라는 공정을 통해서 필요한 부분에만 인듐갈륨비소(InGaAs)를 실리콘 위에 접착하여 사용하고 비교적 간단한 공정인 ELO(Epitaxial Lift Off)*공정을 통해 떼어낸 III-V족 화합물 모재 기판(InP)을 재사용함으로서 획기적으로 원가를 절감할 수 있게 되었다. 시간적 측면에서도 기존의 ELO(Epitaxial Lift Off)공정 시 발생하는 수소 거품과 소수성 표면 문제를 웨이퍼 접착(Bonding)시 소자의 패터닝과 모재 기판(InP)의 친수성 표면을 이용하여 해결함으로써 공정시간을 기존대비 수십 배 이상 단축시키는데 성공하였다. *웨이퍼 본딩(Wafer Bonding) : 접착제등을 사용하지 않고 서로 다른 기판을 접합하는 기술 *ELO(Epitaxial Lift Off) : 가운데 희생층을 두고, 목적하는 재료를 성장 후에 재료를 박리하는 방법 이 기술은 재료 및 공정 원가가 상용화의 걸림돌이었던 III-V족 화합물 반도체의 제조 공정을 쉬운 공정방법으로 변경함으로써 원가 절감 및 공정 고속화를 가능하게 하였을 뿐만 아니라 세계 최고 수준의 전자 이동도 특성까지 보여주어 초저전력으로 발열문제를 해결한 고성능 화합물 반도체 소자 상용화를 앞당겼다고 볼 수 있다. 김상현 박사는 “본 연구를 통하여 단순히 실리콘상에서 III-V족 화합물 반도체를 형성하는 데에 그치는 것이 아니라 3차원으로 여러 층을 적층하여 집적도가 향상된 다기능 소자를 실현하는 것이 기대된다.”고 밝혔다. 본 연구는 한국과학기술연구원 플래그쉽 연구사업, 산업통상자원부 미래반도체소자 원천기술개발사업, 미래창조과학부 중견연구자 지원사업으로 수행되었으며, 연구결과는 국제학회인 ‘IEEE International Electron Devices Meeting (IEDM)*’에서 12월 7일에 발표되었다. * IEDM 학회는 세계 3대 반도체 학회로 전자소자 분야 최고 권위 학회로 인정받고 있다. 특히 반도체 분야의 올림픽이라는 별칭을 가지고 있으며 각국의 산업계, 연구소, 대학 등에서 관련된 최신 기술을 발표하고 있다. <그림설명> 그림 1. 실리콘 상 III-V족 화합물 반도체 층 제조 공정 모식도 (공정 고속화 및 모재 기판 재사용) 그림 2. 실리콘 상 III-V족 화합물 반도체 (InGaAs)의 단면 전자현미경사진 및 이로 제작된 소자의 이동도 결과

화합물 반도체소자 3차원 적층 기술로 초저전력 반도체 나온다 - III-V족 화합물 반도체*를 실리콘(Si) 기판위에 적층하는 저비용 공정으로 소자 발열 해결 - 최고 수준의 전하이동도 특성, 초저전력 고성능 III-V족 화합물 반도체 소자 상용화 기대 *III-V족 화합물 반도체 : 주기율표 III족 원소와 V족 원소가 화합물을 이루고 있는 반도체 물질. 가전제품이나 휴대폰 등 기기의 소형화가 진행됨에 따라, 반도체의 크기도 지속적으로 감소해 왔다. 현재 주로 사용되고 있는 실리콘 반도체의 경우, 작은 면적에 더 많은 소자를 넣기 위해 물리적 한계로 여겨지는 10nm 크기 수준으로 작아졌고, 구조도 2차원 평면형에서 3차원 입체형으로 전환되고 있다. 하지만 소자 집적도가 높아짐에 따라 소자간 간섭현상과 발열 문제가 해결해야 할 과제로 남아있다. 한국과학기술연구원(KIST, 원장 이병권) 차세대반도체연구소 김상현, 김형준 박사팀은 국민대학교 김동명 교수연구팀과의 공동연구로 기존의 실리콘 위에 III-V족 화합물 반도체를 3차원으로 적층하는 기술을 개발하여 기존 반도체보다 훨씬 빠르고, 전력 소비가 현저히 적어 발열문제를 해결한 고성능 반도체 소자를 개발했다. KIST 김상현 박사팀은 기존 소자의 발열문제를 해결하기 위해서 전력소비를 낮추는 것에 집중했다. 전자의 이동속도가 빠를수록 전력소비가 낮아지고 전력소비가 낮아질수록 발열량이 낮아지는데, 차세대 반도체로 각광받고 있는 III-V족 화합물 반도체*는 기존의 실리콘 반도체보다 높은 전자 이동도를 보이며, 소비전력도 적어 고성능 핵심소재로 인식되고 있다. 하지만 제조공정이 비싼 단점이 있어 군사, 통신 등 특수분야에 한정적으로 이용되고 있는 실정이었다. 미국, 일본 등 선진연구수준과는 달리 우리나라의 경우 실리콘 반도체에 집중하여 상대적으로 III-V족 화합물 반도체에 대한 연구가 취약한 실정이었다. 연구진이 개발한 기술은 실리콘 기판 위 전자가 이동하는 반도체 채널 부분에 III-V족 화합물 반도체인 인듐갈륨비소(InGaAs)를 얇고 균일하게 형성하여 효과적이고 저비용의 III-V족 화합물 반도체 소자를 제작할 수 있는 공정으로, 산업계에서 응용가능성이 매우 높을 것으로 기대되고 있다. 우선 비용적인 측면에서는 웨이퍼 본딩(Wafer Bonding)*이라는 공정을 통해서 필요한 부분에만 인듐갈륨비소(InGaAs)를 실리콘 위에 접착하여 사용하고 비교적 간단한 공정인 ELO(Epitaxial Lift Off)*공정을 통해 떼어낸 III-V족 화합물 모재 기판(InP)을 재사용함으로서 획기적으로 원가를 절감할 수 있게 되었다. 시간적 측면에서도 기존의 ELO(Epitaxial Lift Off)공정 시 발생하는 수소 거품과 소수성 표면 문제를 웨이퍼 접착(Bonding)시 소자의 패터닝과 모재 기판(InP)의 친수성 표면을 이용하여 해결함으로써 공정시간을 기존대비 수십 배 이상 단축시키는데 성공하였다. *웨이퍼 본딩(Wafer Bonding) : 접착제등을 사용하지 않고 서로 다른 기판을 접합하는 기술 *ELO(Epitaxial Lift Off) : 가운데 희생층을 두고, 목적하는 재료를 성장 후에 재료를 박리하는 방법 이 기술은 재료 및 공정 원가가 상용화의 걸림돌이었던 III-V족 화합물 반도체의 제조 공정을 쉬운 공정방법으로 변경함으로써 원가 절감 및 공정 고속화를 가능하게 하였을 뿐만 아니라 세계 최고 수준의 전자 이동도 특성까지 보여주어 초저전력으로 발열문제를 해결한 고성능 화합물 반도체 소자 상용화를 앞당겼다고 볼 수 있다. 김상현 박사는 “본 연구를 통하여 단순히 실리콘상에서 III-V족 화합물 반도체를 형성하는 데에 그치는 것이 아니라 3차원으로 여러 층을 적층하여 집적도가 향상된 다기능 소자를 실현하는 것이 기대된다.”고 밝혔다. 본 연구는 한국과학기술연구원 플래그쉽 연구사업, 산업통상자원부 미래반도체소자 원천기술개발사업, 미래창조과학부 중견연구자 지원사업으로 수행되었으며, 연구결과는 국제학회인 ‘IEEE International Electron Devices Meeting (IEDM)*’에서 12월 7일에 발표되었다. * IEDM 학회는 세계 3대 반도체 학회로 전자소자 분야 최고 권위 학회로 인정받고 있다. 특히 반도체 분야의 올림픽이라는 별칭을 가지고 있으며 각국의 산업계, 연구소, 대학 등에서 관련된 최신 기술을 발표하고 있다. <그림설명> 그림 1. 실리콘 상 III-V족 화합물 반도체 층 제조 공정 모식도 (공정 고속화 및 모재 기판 재사용) 그림 2. 실리콘 상 III-V족 화합물 반도체 (InGaAs)의 단면 전자현미경사진 및 이로 제작된 소자의 이동도 결과

화합물 반도체소자 3차원 적층 기술로 초저전력 반도체 나온다 - III-V족 화합물 반도체*를 실리콘(Si) 기판위에 적층하는 저비용 공정으로 소자 발열 해결 - 최고 수준의 전하이동도 특성, 초저전력 고성능 III-V족 화합물 반도체 소자 상용화 기대 *III-V족 화합물 반도체 : 주기율표 III족 원소와 V족 원소가 화합물을 이루고 있는 반도체 물질. 가전제품이나 휴대폰 등 기기의 소형화가 진행됨에 따라, 반도체의 크기도 지속적으로 감소해 왔다. 현재 주로 사용되고 있는 실리콘 반도체의 경우, 작은 면적에 더 많은 소자를 넣기 위해 물리적 한계로 여겨지는 10nm 크기 수준으로 작아졌고, 구조도 2차원 평면형에서 3차원 입체형으로 전환되고 있다. 하지만 소자 집적도가 높아짐에 따라 소자간 간섭현상과 발열 문제가 해결해야 할 과제로 남아있다. 한국과학기술연구원(KIST, 원장 이병권) 차세대반도체연구소 김상현, 김형준 박사팀은 국민대학교 김동명 교수연구팀과의 공동연구로 기존의 실리콘 위에 III-V족 화합물 반도체를 3차원으로 적층하는 기술을 개발하여 기존 반도체보다 훨씬 빠르고, 전력 소비가 현저히 적어 발열문제를 해결한 고성능 반도체 소자를 개발했다. KIST 김상현 박사팀은 기존 소자의 발열문제를 해결하기 위해서 전력소비를 낮추는 것에 집중했다. 전자의 이동속도가 빠를수록 전력소비가 낮아지고 전력소비가 낮아질수록 발열량이 낮아지는데, 차세대 반도체로 각광받고 있는 III-V족 화합물 반도체*는 기존의 실리콘 반도체보다 높은 전자 이동도를 보이며, 소비전력도 적어 고성능 핵심소재로 인식되고 있다. 하지만 제조공정이 비싼 단점이 있어 군사, 통신 등 특수분야에 한정적으로 이용되고 있는 실정이었다. 미국, 일본 등 선진연구수준과는 달리 우리나라의 경우 실리콘 반도체에 집중하여 상대적으로 III-V족 화합물 반도체에 대한 연구가 취약한 실정이었다. 연구진이 개발한 기술은 실리콘 기판 위 전자가 이동하는 반도체 채널 부분에 III-V족 화합물 반도체인 인듐갈륨비소(InGaAs)를 얇고 균일하게 형성하여 효과적이고 저비용의 III-V족 화합물 반도체 소자를 제작할 수 있는 공정으로, 산업계에서 응용가능성이 매우 높을 것으로 기대되고 있다. 우선 비용적인 측면에서는 웨이퍼 본딩(Wafer Bonding)*이라는 공정을 통해서 필요한 부분에만 인듐갈륨비소(InGaAs)를 실리콘 위에 접착하여 사용하고 비교적 간단한 공정인 ELO(Epitaxial Lift Off)*공정을 통해 떼어낸 III-V족 화합물 모재 기판(InP)을 재사용함으로서 획기적으로 원가를 절감할 수 있게 되었다. 시간적 측면에서도 기존의 ELO(Epitaxial Lift Off)공정 시 발생하는 수소 거품과 소수성 표면 문제를 웨이퍼 접착(Bonding)시 소자의 패터닝과 모재 기판(InP)의 친수성 표면을 이용하여 해결함으로써 공정시간을 기존대비 수십 배 이상 단축시키는데 성공하였다. *웨이퍼 본딩(Wafer Bonding) : 접착제등을 사용하지 않고 서로 다른 기판을 접합하는 기술 *ELO(Epitaxial Lift Off) : 가운데 희생층을 두고, 목적하는 재료를 성장 후에 재료를 박리하는 방법 이 기술은 재료 및 공정 원가가 상용화의 걸림돌이었던 III-V족 화합물 반도체의 제조 공정을 쉬운 공정방법으로 변경함으로써 원가 절감 및 공정 고속화를 가능하게 하였을 뿐만 아니라 세계 최고 수준의 전자 이동도 특성까지 보여주어 초저전력으로 발열문제를 해결한 고성능 화합물 반도체 소자 상용화를 앞당겼다고 볼 수 있다. 김상현 박사는 “본 연구를 통하여 단순히 실리콘상에서 III-V족 화합물 반도체를 형성하는 데에 그치는 것이 아니라 3차원으로 여러 층을 적층하여 집적도가 향상된 다기능 소자를 실현하는 것이 기대된다.”고 밝혔다. 본 연구는 한국과학기술연구원 플래그쉽 연구사업, 산업통상자원부 미래반도체소자 원천기술개발사업, 미래창조과학부 중견연구자 지원사업으로 수행되었으며, 연구결과는 국제학회인 ‘IEEE International Electron Devices Meeting (IEDM)*’에서 12월 7일에 발표되었다. * IEDM 학회는 세계 3대 반도체 학회로 전자소자 분야 최고 권위 학회로 인정받고 있다. 특히 반도체 분야의 올림픽이라는 별칭을 가지고 있으며 각국의 산업계, 연구소, 대학 등에서 관련된 최신 기술을 발표하고 있다. <그림설명> 그림 1. 실리콘 상 III-V족 화합물 반도체 층 제조 공정 모식도 (공정 고속화 및 모재 기판 재사용) 그림 2. 실리콘 상 III-V족 화합물 반도체 (InGaAs)의 단면 전자현미경사진 및 이로 제작된 소자의 이동도 결과